摘要:随着芯片工艺的不断升级，芯片设计的频率不断提高，时延故障是引起高速芯片失效的重要因素。在硅后验证阶段，由于缺乏一种对芯片全局路径延时测量的手段，传统构建延时测量电路的方式仅能得到特定关键路径的延时变化情况，在芯片失效时无法进行全面的路径延时分析。本文提出一种基于扫描链的频率扫描实速测试方法对芯片内部大量时序路径的延时进行测量并获取时序裕量。针对生成测试向量时间长，依赖专业测试设备的问题，在自研硬件平台上通过自生成多频率测试向量以及改进数据校验算法成功实现了频率扫描实速测试，对芯片测量的路径延时误差在8 ps左右。通过对不同芯片在不同温度下的实验验证了该方法对路径延时表征的有效性，为今后通过延时参数对高速芯片进行环境适应性分析、寿命预测等研究提供了一种快捷有效的方法。