摘要:为解决测试超高清视频处理主板需要更换不同规格 TFT 屏幕的难题,同时进一步缩短测试耗时;提出了一种 FPGA 器 件联合 DDR3 SDRAM 存储芯片的尺度变换和降场频的系统结构,将不同分辨率和不同场频的视频信号归一化为高清视频信 号。 系统以 4 K@ 60 Hz 超高清视频作为输入信号,送到由 FPGA 控制的 DDR3 组成的视频数据读写模块中,实现数据跨时钟域 传输和尺度下变换处理及视频数据的连接;连续输出尺度下变换与降场频处理后的高清视频信号。 经对比实验测试,相较于多 路 FIFO 加 DDR3 的存储结构,消耗的存储资源减少 352 256 bit,同时转换过程耗时减少 6. 761 μs。 结果表明本系统更适用于生 产线上视频处理主板的测试需求。