

# 基于 DSP 和 FPGA 的导航系统硬件平台设计 \*

廖丹

(武警工程大学装备工程学院 西安 710086)

**摘要:** 导航计算机是捷联惯性导航系统中的核心部件,主要完成初始对准和导航计算,通常由高性能、高精度的计算芯片构成。基于 DSP 和 FPGA 技术,设计应用于导航系统的导航计算机,通过时序控制和程序设计,解决了 DSP 芯片的自举引导、芯片之间通信、脉冲信号计数和导航计算等问题。通过长航时导航实验测量,电路能够长时间稳定工作,测量的陀螺计数误差小于  $e^{-10}$ ,导航实验速度误差小于  $\pm 0.5 \text{ m/s}$ ,最大的导航径向误差 0.490 8 nm,在 24 h 内的导航精度达到 0.5 nm。平台能够提供精确快速的测量和计算数据,为惯性导航系统发挥重要作用。

**关键词:** 数学平台;TMS320C6713;XC3S400AN;捷联惯性导航系统;脉冲信号计数

中图分类号: V241.5; TN965.8 文献标识码: A 国家标准学科分类代码: 510.1050

## Design of hardware platform for navigation system by using DSP and FPGA

Liao Dan

(College of Equipment Engineering, Engineering University of CAPF, Xi'an 710086, China)

**Abstract:** The navigation computer is designed for initial alignment and navigation computing in strap-down inertial navigation system (SINS). It is the key part of system, and it is made up of chips with high performance and accuracy. By using DSP and FPGA technology, the circuit of navigation computer is designed. Through sequence control and program design, the problems of DSP boot-loading, communication, pulse signal counting and navigation computing are solved. According to long-time experimental test, the result shows that the computing error is less than  $e^{-10}$  and speed error is less than  $\pm 0.5 \text{ m/s}$ . The maximum radial error is 0.490 8 nm. And the navigation accuracy is 0.5 nm in 24 hours. The circuit suits the demand of real-time and accuracy for navigation computing. Therefore it is important to navigation system.

**Keywords:** mathematics platform; TMS320C6713; XC3S400AN; SINS; pulse signal counting

## 1 引言

在捷联惯导系统中,导航计算机直接接收陀螺和加速度计的惯性测量信号,通过计算算出载体的位置和姿态等信息,完成系统导航<sup>[1]</sup>。导航计算机的计算精度和运算速度决定了惯导系统的性能,因此,如何构建运算速度快、计算精度高的导航计算机,成为设计捷联惯导系统的关键。许多研究都集中在惯导算法和通过仿真实现算法改进上<sup>[2,3]</sup>,而 DSP 和 FPGA 技术主要应用在视频图像处理中<sup>[4,5]</sup>,针对导航计算机硬件及软件设计开发的研究较少,特别是采用 DSP 和 FPGA 技术,设计高度集成融合的高性能导航计算机,成为急需解决的问题。

本文采用处理速度快的 DSP 芯片 TMS320C6713 作为主计算单元,再配合以高性能的 FPGA 芯片 XC3S400AN

完成复杂的时序逻辑控制,设计基于 DSP 和 FPGA 技术的导航计算机,完成惯性器件信号计数、初始对准和导航计算等功能。通过高性能器件的运用,能够更快、更准地对惯性传感器信号进行实时处理,提高惯导系统运算的精度和速度,同时降低系统的体积和功耗,使得惯导系统能够得到更好应用。

## 2 电路功能结构设计

TMS320C6713 为高性能 32 bit 浮点 DSP,其 CPU 内核为哈佛结构,主频可达 300 MHz,处理速度高达 2400MIPS/1800MFLOPS。该款芯片采用 2 级 Cache 结构,片上有 264 K×8 bit 位存储器,具有丰富的片外设资源,包括 2 个 McASP、2 个 McBSP、2 组 IIC 总线、1 组 GPIO、2 个 32 bit 通用定时器。另外,芯片可以实现 EMIF

总线与外部设备的数据交换。

XC3S400AN 配置有片内 FLASH 存储单元, 主要用来对 FPGA 的关键数据进行设置和存储。另外, 该芯片有 400 K 的系统门 (System Gate), 20 个专用乘法器 (dedicated multiplier), 4 个数字时钟管理模块 (DCM), 311 个用户输入/输出端口 (User I/O) 以及 4M 的片上 flash 位存储空间。本文设计的导航计算机结构如图 1 所示。




图 1 导航计算电路结构

在图 1 所示电路中, 芯片 TPS75003 是 Ti 公司专门针对 DSP 和 Spartan 系列 FPGA 而设计的电源芯片, 输出 1.2、2.5 和 3.3 V 三路电压, 最大工作电流可到 3A。FLASH 用 SST 公司的 SST39VF800A, 存储量为  $8\text{M} \times 16\text{ bit}$ 。SDRAM 用 Micron 公司的 MT48LC4M32B2 芯片, 容量达 128Mb。CY22381 是 Cypress 公司的可编程时钟芯片, 输出时钟频率可达 200 MHz。

### 3 TMS320C6713 的自举引导及 EMIF 接口设计

#### 3.1 TMS320C6713 的自举引导

TMS320C6713 通过 emulation、host 及 EMIF 三种引导模式实现程序的自动运行, 本文采用最典型的 EMIF 模式, 即外部 FLASH 空间中的 1 KB 程序被拷贝到内部 RAM 的 0 地址运行。由于导航程序远大于 1KB, 因此需要二级引导程序 BootLoader 拷贝代码, 即把 BootLoader 放置在 FLASH 的 1 KB 空间中, 通过自动加载将导航程序代码复制到 DSP 的内部 RAM 中。

在实际应用时, 通过地址 0 处设置 RESET 中断, 实现跳转, 将程序命令跳转到 BootLoader 端口处开始执行。在 BootLoader 程序中包括 EMIF 寄存器的设置以及程序代码的拷贝, 再在引导程序的出口处安排一条跳转指令, 跳转到 \_c\_int00 处。

为了实现对程序代码的拷贝, TMS320C6713 中的各个段还需要被分别分配 run 和 load 地址空间, 这在编写 cmd 文件时配置, 如下所示:

BOOTRAM:  $\text{o} = 00000000\text{h}$   $\text{l} = 00000400\text{h}$

IRAM:  $\text{o} = 00000400\text{h}$   $\text{l} = 0000FA00\text{h}$

FLASH\_BOOT:  $\text{o} = 0x90000000$   $\text{l} = 00000400\text{h}$

FLASH\_REST:  $\text{o} = 0x90000400$   $\text{l} = 0001fc00\text{h}$

.....

.boot\_load : load = FLASH\_BOOT, run = BOOTRAM

.text : load = FLASH\_REST, run = IRAM

.....

根据上面代码, 二级 BootLoader (.boot\_load 段) 在 FLASH 开始地址为 0x90000000 处的 400h 个字节空间 (FLASH\_BOOT) 中加载, 在内部 RAM 开始地址 0 处的 400 h 个字节空间 (BOOTRAM) 中运行。

#### 3.2 TMS320C6713 的 EMIF 接口设计

TMS320C6713 的 EMIF 具有 32 bit 数据总线宽度, 分为 CE0、CE1、CE2 和 CE3 四个存储空间, 每个存储空间寻址范围是 256 MB, 可访问数据宽度为 8/16/32 bit。TMS320C6713 可以连接不同种类存储器, 主要有 SDRAM、SBSRAM、FLASH、USB 和 UART 等, 分别映射到 EMIF 的 4 个存储空间。

在本文电路中, SDRAM 被映射到 CE0 空间, 占据地址为  $80000000\text{h} \sim 80FFFFFF\text{h}$  的 16 M 字节空间。FLASH 被映射到 CE1 空间, 占据地址为  $90000000\text{h} \sim 90FFFFFF\text{h}$  的 16 M 字节空间。FPGA 被映射到 CE3 空间, 占据地址为  $B0000000\text{h} \sim B00000FF\text{h}$  的 256 个字节空间。FPGA 与 TMS320C6713 的 EMIF 接口电路如图 2 所示。




图 2 XC3S400AN 与 TMS320C6713 的 EMIF 接口框图

根据图 2 所示接口框图, FPGA 通过 67\_EXT\_INT4 向 DSP 发出中断请求信号, DSP 的 EXT\_INT4 引脚响应外部中断, 转入中断处理程序。其中  $\overline{AOE}$ 、 $\overline{ARE}$  和  $\overline{AWE}$  是 DSP 和 FPGA 读写数据的控制信号。

### 4 脉冲信号计数和惯性导航设计

本文电路采集的是经过前置电路处理的激光陀螺和加速度计的输出脉冲信号, 首先 FPGA 计数脉冲信号, 然后将计数值输出到 DSP 进行导航计算。在计数中, 主要存在  $\pm 1$  误差, 即量化误差, 这种误差会大大降低计数的精度, 因此必须通过一定方法来处理降低误差, 比如锁相环法、测周期法等<sup>[6-9]</sup>。本文采用精确脉冲计数法, 主要通过测量时钟脉冲和信号之间的计数差  $\Delta n_{q,i}$ 、 $\Delta n_{q,i+1}$ , 来降低量化误差, 如图 3 所示。




图 3 精确脉冲计数法

图中计数闸门是高频的时钟脉冲,通过测量信号脉冲与计数闸门之间的时钟差  $\delta\tau$ ,再比上信号周期  $\tau_x$ ,计算脉冲的精确零头数值如下:

$$\Delta n_{q,i} = \frac{\delta\tau_i}{\tau_{x,i}} \quad (1)$$

同时,电路采集两个计数闸门信号之间的信号脉冲数,加上精确的零头数值,就得到信号精确计数值。在 FPGA 中,由累加器和寄存器的控制完成以上计数功能,并由 VHDL 硬件描述语言实现。计数值通过线性模型和误差模型进行比例因子转化和补偿后,成为实际采样值,再输出到 DSP,进行导航解算。导航计算采用经典的捷联惯性导航法<sup>[10]</sup>,如图 4 所示。




图 4 导航计算流程

## 5 实验结果

首先进行陀螺的测试实验,根据脉冲零头计数方法对陀螺输出脉冲信号进行检测,检验电路性能,实验环境为普通实验室室内,温度保持在 24 ℃左右。测试系统上的 3 个四频激光陀螺,编号分别为 GY03、GY06、GY07,测试结果如图 5 所示。

条件不变,重复做测量实验并对结果进行统计分析,采用文献[9]中介绍的陀螺数据拟合方法进行分析,算出 Allan 方差分析的系数值如表 1。各个系数中,  $A_0$  表示陀




图 5 陀螺测试结果

表 1 三个陀螺脉冲计数值分析

	GY03	GY06	GY07
零偏拟合系数 A0	$-2.3065 \times 10^{-7}$	$2.5512 \times 10^{-4}$	$5.5196 \times 10^{-4}$
零偏拟合系数 A1	$4.0606 \times 10^{-4}$	$5.0390 \times 10^{-4}$	$4.8996 \times 10^{-4}$
零偏拟合系数 A2	$1.6916 \times 10^{-11}$	$2.4475 \times 10^{-11}$	$2.8426 \times 10^{-10}$
零偏拟合系数 A3	$8.2113 \times 10^{-6}$	$-3.9875 \times 10^{-6}$	$2.4115 \times 10^{-5}$

螺的零漂不稳定性; A1 为陀螺随机游走项; A2 是计数误差(即量化噪声)项; A3 是速率随机游走项。

从测试结果看, 3 个陀螺的计数误差系数 A2 在  $e^{-10}$  量级以上, 属于较高精度范围, 说明设计的电路系统能精确测量出惯性元器件的输出信号。

系统导航实验环境为普通实验室室内, 温度保持在 24 ℃, 在开始导航之前进行惯性元器件的预热, 预热时间为 1 h。图 6 所示为静态惯导实验导航结果, 图中显示的状态变量误差项依次为经度误差、纬度误差、径向误差、东向速度误差和北向速度误差。




图 6 静基座惯导实验导航结果

从图 6 可以看出, 系统导航结果中, 误差的主要表现形式为 Schuler/Foucault 周期振荡(约 84 min)。导航试验速度误差在  $\pm 0.5$  m/s 范围内, 最大的导航径向误差为

0.4908 nm, 在 24 h 内的精度达到 0.5 nm, 达到了较长时间较高的导航精度。

## 6 小结

通过实验结果分析, 测量的三个陀螺的计数误差系数 A2 在  $e^{-10}$  量级以上, 属于较高精度范围, 导航试验速度误差在  $\pm 0.5$  m/s 范围内, 最大的导航径向误差为 0.4908 nm, 在 24 h 内的精度达到 0.5 nm, 说明设计的电路系统能精确测量出惯性元器件的输出信号, 并完成快速精确的导航计算, 能够应用于长航时导航系统, 为系统提供精确、快速反应的数字平台, 为惯导应用发挥重要作用。

## 参考文献

- [1] 陈哲. 捷联惯导系统原理 [M]. 北京: 宇航出版社, 1986.
- [2] 高延滨, 管练武, 王庭军, 等. 单轴旋转式光纤捷联惯导系统定位精度分析 [J]. 仪器仪表学报, 2014, 35(4): 23-25.
- [3] 吴强, 任琳, 张杰, 等. 快速归一化互相关算法及 DSP 优化实现 [J]. 电子测量与仪器学报, 2011, 25(6): 35-38.
- [4] 苏海, 张群英, 叶盛波, 等. 基于 FPGA 内嵌 DSP 硬核的脉冲压缩设计与实现 [J]. 电子测量技术, 2016, 39(9): 46-49.
- [5] 张廷华, 樊桂花. 基于 DSP 和 FPGA 的视频格式转换 [J]. 国外电子测量技术, 2013, 32(2): 10-12.
- [6] JOHANSON S. New frequency counting principle improves resolution [J]. IEEE Proceedings of the 2005 International Frequency Control Symposium and Exposition, 2005: 628-635.
- [7] 黄秉英, 肖明耀, 马凤鸣. 时间频率的精确测量 [M]. 北京: 中国计量出版社, 1986.
- [8] 汪正军, 潘磊, 纪国瑞. 基于离散相位差检测的频率测量方法 [J]. 仪器仪表学报, 2013, 34(5): 22-24.
- [9] 黄宗升, 王省书, 秦石桥. 四频激光陀螺脉冲细分技术 [J]. 激光杂志, 2007, 28(3): 33-34.
- [10] 万德钧, 房建成. 惯导系统初始对准 [M]. 南京: 东南大学出版社, 1998.

## 作者简介

廖丹, 1981 年出生, 博士, 武警工程大学装备工程学院, 主要研究方向为光电子技术。  
E-mail: liao\_1999@126.com